首頁 >> 歷年實績>> 思源EDA獎勵 >> 歷年得主名單

思源EDA獎勵

 

2010思源EDA獎勵金獎勵名單】 

 
DAC
團隊
論文題目
獎勵金額
Regular papers
中央電子所:郭晉誠
中央電子所:陳彥龍
中央電子所:蔡宜青
中央電子所:詹立宇
指導教授: 劉建男教授
Behavior-Level Yield Enhancement Approach
for Large-Scaled Analog Circuits
3
Regular papers
中華工程科學研究所資訊工程組:陳志瑋
指導教授:顏金泰教授
 
Two-sided Single-detour Untangling for Bus Routing
 
3
Regular papers
台大電子所:莊易霖
指導:張耀文教授
Pulsed-Latch Aware Placement for Timing-Integrity Optimization
3
Regular papers
台大電子所:施信瑋
指導教授:張耀文
Fast Timing-Model Independent Buffered Clock-Tree Synthesis
3
Regular papers
台大電子所:林宭宇
指導教授:張耀文
 
Cross-Contamination Aware Design Methodology for Pin-Constrained Digital Microfluidic Biochips
3
Regular papers
台大電子所:賴之凡
指導教授:江介宏教授、王國華教授
BooM: A Decision Procedure for Boolean Matching with Abstraction and Dynamic Learning
 
3
Regular papers
交大資工所:林彥宏
指導:李毅郎教授
Double Patterning Lithography Aware Gridless Detailed Routing with Innovative Conflict Graph
3
Regular papers
交大資工所:劉文皓
交大資工所:高偉峻
指導:李毅郎教授
Multi-Threaded Collision-Aware Global Routing with Bounded-Length Maze Routing
3
Regular papers
成大電機所:林城伍
成大電機所:黃俊博
指導教授:林家民教授、張順志教授
Performance-driven Analog Placement Considering Boundary Constraint
3
Regular papers
清大電機所:王勝弘
清大電機所:陳靜怡
指導:吳誠文教授
Fast Identification of Operating Current for Toggle MRAM by Spiral Search
3
Regular papers
清大資工所:陳勇志
指導:王俊堯教授
Node Addition and Removal in the Presence of Don’t Cares
3
Regular papers
資大資工所:高聿謙
清大資工所:周宣明
清大資工系:蔡坤庭
指導:張世杰教授
An Efficient Phase Detector Connection Structure for the Skew Synchronization System
 
3
Short
台大電子所:許肇軒
台大電子所:劉威孝
台大電子所:馬恩華
指導:李建模教授
Static Timing Analysis for Flexible TFT Circuits
0
Short
成大電機所:吳思憲
成大電機所:李昀隆
指導:周哲民教授
New Model-Driven Design and Generation of Multi-Facet Arbiters Part I: From the Design Model to the Architecture Model
0
Short
清大資工:黃世傑
清大資工:周雋鎧
指導:金仲達教授
NTPT: On the End-to-End Traffic Prediction in the On-Chip Networks
0
 
 
 ISPD Contest
項目
團隊
第三名
台大電子所:施信瑋
台大電子所:緒頡
台大電子所:何冠賢
指導:張耀文教授
 
 
ICCAD
項目
團隊
論文題目
獎勵金額
 
中正電機所:張耀宗
中正電機所:許志成
指導:林柏宏教授
Post-Placement Power Optimization with Multi-Bit Flip-Flops
2
 
交大電子所:秦敬雨
交大電子所:林政偉
指導:趙家佐教授
Mathematical Yield Estimation for Two-Dimensional-Redundancy Memory Arrays
2
 
交大電子所:穆思邦
交大電子所:王易民
交大電子所:楊皓宇
指導:趙家佐教授
Testing Methods for Detecting Stuck-open Power Switches in Coarse-Grain MTCMOS Designs
2
 
成大資工所:黃琮蔚
成大資工所:葉士源
指導:何宗易教授
A Network-Flow Based Pin-Count Aware Routing Algorithm for Broadcast Electrode-Addressing EWOD Chips
2
 
台大電子所:吳柏翰
台大電子所:楊俊儒
指導:黃鐘揚教授、江介宏教授
A Robust Functional ECO Engine by SAT Proof Minimization and Interpolation Techniques
2
 
台大電子所:莊易霖
指導:張耀文教授
Design-Hierarchy Aware Mixed-Size Placement for Routability Optimization
2
 
台大電子所:陳思佑
指導:張耀文教授
Native-Conflict-Aware Wire Perturbation for Double Patterning Technology
2
 
台大電子所:施信瑋
台大電子所:李緒頡
台大電子所:何冠賢
指導:張耀文教授
High Variation-Tolerant Obstacle-Avoiding Clock Mesh Synthesis with Symmetrical Driving Trees
2
 
台大電子所:許欽雄
指導:張耀文教授
Template-Mask Design Methodology for Double Patterning Technology
2
 
台大電子所:徐孟楷
指導:張耀文教授
Unified Analytical Global Placement for Large-Scale Mixed-Size Circuit Designs
2
 
台大電子所:方劭云
台大電子所:簡佐帆
指導:張耀文教授
Redundant-Wires-Aware ECO Timing and Mask-Cost Optimization
2
 
台大電子所:周俊男
台大電子所:徐常紘
台大電子所:趙悅彤
指導:黃鐘揚教授
Formal Deadlock Checking on High-Level SystemC Designs
2
 
台大電子所:吳孟帆
台大電子所:潘信傑
指導:黃俊郎教授
A Scalable Quantitative Measure of IR-Drop Effects for Scan Pattern Generation
2
 
台大電子所:賴之凡
指導:江介宏教授、王國華教授
Boolean Matching of Function Vectors with Strengthened Learning
2
 
台大資工所:林業峻
台大資工所:林泰吉
台大資工所:黃教偉
台大資工所:張納赫
指導:楊佳玲教授
Hierarchical Memory Scheduling for Multimedia MPSoCs
2
Papers
清大資工所:高聿謙
清大資工所:蔡坤庭
清大學資工所:周宣明
指導:張世杰教授
Synthesis of an Efficient Controlling Structure for the Post-Silicon Clock Skew Minimization
2
 
清大資工所:李宗賢
指導:王廷基教授
Simultaneous Antenna Avoidance and Via Optimization in Layer Assignment of Multi-layer Global Routing
2
 
清大資工所:張晏榕
清大資工所:李宗賢
指導:王廷基教授
GLADE: A Modern Global Router Considering Layer Directives
2
 
 
 ITC
項目
團隊
論文題目
獎勵金額
 
交大電子所:林政偉
交大電子所:陳弘昕
交大電子所:楊皓宇
指導:趙家佐教授
Fault Models and Test Methods for Subthreshold SRAMs
2
 
交大電子所:羅增錦
交大電子所:張玟翔
指導:趙家佐教授
Mask versus Schematic – An Enhanced Design-Verification Flow for First Silicon Success
2


建議使用 IE7以上網頁瀏覽器開啟本網站
地 址:302 新竹縣竹北市縣政三街 29 號4樓
電 話:03-6572858  傳真:03-6572859 [ Email ]
統一編號:14307558 劃撥帳號:19675176
版權所有 請尊重智慧財產權 轉載請徵得同意